کتابخانه های نوشته شده با جاوا اسکریپت

GAIA3

پردازنده GAIA
  • 24

RedPitaya_Acquisition

پیتاای قرمز را در یک کارت اکتساب تبدیل کنید.
  • 21

spi-to-axi-bridge

یک پل SPI به AXI4-lite برای اتصال آسان بانک های ثبت airhdl با هر میکروکنترلر.
  • 21
  • Apache License 2.0

mrisc32-a1

یک پیاده‌سازی پیپ لاین، مرتب و اسکالر VHDL از MRISC32 ISA.
  • 20

VHDL-Guide

راهنمای VHDL.
  • 20

neorv32-riscof

✔️پورت RISCOF برای تایید سازگاری RISC-V ISA پردازنده NEORV32..
  • 19
  • BSD 3-clause "New" or "Revised"

wb_spi_bridge

🌉 یک پل شفاف Wishbone به SPI که از Execute-In-Place (XIP) پشتیبانی می کند.
  • 19
  • BSD 3-clause "New" or "Revised"

simple-riscv

یک سی پی یو سه مرحله ای RISC-V.
  • 19
  • MIT

karabas-128

کاراباس-128. کلون ZX Spectrum 128k، بر اساس CPLD Altera EPM7128STC100.
  • 18
  • Do What The F*ck You Want To Public

kvm-ip-zynq

KVM از طریق IP Gateway که Zynq-7000 SoC را هدف قرار می دهد.
  • 17
  • MIT

j-core-ice40

SOC J-core برای ice40 FPGA.
  • 17

fpu-sp

کتابخانه نقطه شناور IEEE 754 در system-verilog و vhdl.
  • 17
  • Apache License 2.0

pocket-cnn

چارچوب CNN-to-FPGA برای CNN کوچک، نوشته شده در VHDL و Python.
  • 16
  • Mozilla Public License 2.0

Flo-Posit

هسته های حسابی تولید شده با FloPoCo را در نظر بگیرید.
  • 14
  • GNU General Public License v3.0 only

vhdl-axis-uart

رابط UART به AXI Stream که با VHDL نوشته شده است.
  • 14
  • MIT

Brutzelkarte_FPGA

کد توضیحات Brutzelkarte FPGA در VHDL.
  • 13
  • GNU General Public License v3.0 only

vunit_action

اقدام VUnit GitHub.
  • 13
  • MIT

rv16poc

اثبات مفهوم 16 بیتی RISC-V.
  • 13
  • Apache License 2.0

hVHDL_example_project

پروژه نمونه ای که از بسیاری از ایده ها و ویژگی های کتابخانه های hVHDL مانند ماژول های ریاضی ثابت و ممیز شناور استفاده می کند و دارای اسکریپت های ساخت برای اکثر FPGA های رایج است.
  • 12

ORCA-risc-v

RISC-V توسط VectorBlox.
  • 12
  • GNU General Public License v3.0

riscv-debug-dtm

🐛 ماژول انتقال اشکال زدایی JTAG (DTM) - سازگار با مشخصات اشکال زدایی RISC-V..
  • 12
  • BSD 3-clause "New" or "Revised"

apple2fpga

پورت Stephen A. Edwards apple2fpga به ULX3S.
  • 12

hVHDL_fixed_point

کتابخانه VHDL از توابع ریاضی قابل ترکیب در سطح انتزاع بالا برای ضرب، تقسیم و عملکردهای sin/cos و تبدیل abc به dq.
  • 10
  • MIT

neorv32-examples

چند نمونه neorv32 برای بردهای FPGA اینتل با استفاده از Quartus II و SEGGER Embedded Studio برای RISC-V..
  • 9

pico-png

رمزگذار PNG، پیاده سازی شده در VHDL.
  • 9
  • Mozilla Public License 2.0

hVHDL_floating_point

کتابخانه نقطه شناور سطح بالا VHDL برای سنتز در fpga.
  • 9
  • MIT

Image-Generator-for-FPGA-Evaluation-Board

طراحی یک تولید کننده تصویر برای نمایش صحنه خیابان. می تواند به عنوان یک طرح مستقل برای تولید کننده تصویر یا به عنوان یک ژنراتور الگوی آزمایشی برای مدار تشخیص خط استفاده شود.
  • 7
  • GNU General Public License v3.0

FPGA-FIR-Filter

سخنرانی در مورد فیلتر FIR در یک FPGA.
  • 7
  • GNU General Public License v3.0

jcore-j1-ghdl

طراحی ساده با هدف قرار دادن iCE40 up5k با GHDL + Yosys..
  • 7