کتابخانه های نوشته شده با جاوا اسکریپت
darkriscv
هسته cpu RISC-V opensouce در Verilog از ابتدا در یک شب پیاده سازی شد.
- 1.7k
- BSD 3-clause "New" or "Revised"
corundum
NIC مبتنی بر FPGA منبع باز و پلت فرم برای محاسبات درون شبکه.
- 1.2k
- GNU General Public License v3.0
OpenROAD
برنامه یکپارچه OpenROAD که یک جریان RTL-to-GDS را پیاده سازی می کند. اسناد در https://openroad.readthedocs.io/en/latest/.
- 910
- BSD 3-clause "New" or "Revised"
open-fpga-verilog-tutorial
یاد بگیرید چگونه سیستم های دیجیتال را طراحی کنید و آنها را با استفاده از ابزارهای متن باز در یک FPGA ترکیب کنید.
- 679
- GNU General Public License v3.0 only
microwatt
یک نرم افزار کوچک Open POWER ISA که با VHDL 2008 نوشته شده است.
- 564
- GNU General Public License v3.0
USB_C_Industrial_Camera_FPGA_USB3
فایل های منبع و مستندات پروژه USB C Industrial Camera، این مخزن شامل بردهای PCB، FPGA، دوربین و USB به همراه فریمور FPGA و منبع فریمور کنترل کننده USB می باشد.
- 553
riscv_vhdl
پیاده سازی قابل حمل RISC-V System-on-Chip: RTL، دیباگر و شبیه سازها.
- 519
- Apache License 2.0
OpenTimer
یک ابزار تجزیه و تحلیل زمان بندی با کارایی بالا برای سیستم های VLSI.
- 437
- GNU General Public License v3.0
CFU-Playground
پردازنده ML سریعتر می خواهید؟ خودتان آن را انجام دهید! - چارچوبی برای بازی با کدهای عملیاتی سفارشی برای تسریع TensorFlow Lite برای میکروکنترلرها (TFLM)...... آموزش آنلاین: https://google.github.io/CFU-Playground/ برای اسناد مرجع به لینک زیر مراجعه کنید..
- 393
- Apache License 2.0
basejump_stl
BaseJump STL: کتابخانه قالب استاندارد برای SystemVerilog.
- 369
- GNU General Public License v3.0