کتابخانه های نوشته شده با جاوا اسکریپت

picorv32

PicoRV32 - یک CPU RISC-V با اندازه بهینه.
  • 2.5k
  • ISC

darkriscv

هسته cpu RISC-V opensouce در Verilog از ابتدا در یک شب پیاده سازی شد.
  • 1.7k
  • BSD 3-clause "New" or "Revised"

verilog-ethernet

اجزای اترنت Verilog برای پیاده سازی FPGA.
  • 1.6k
  • MIT

corundum

NIC مبتنی بر FPGA منبع باز و پلت فرم برای محاسبات درون شبکه.
  • 1.2k
  • GNU General Public License v3.0

hdl

کتابخانه ها و پروژه های HDL
  • 1.2k
  • GNU General Public License v3.0

zipcpu

یک هسته نرم کوچک و سبک CPU RISC.
  • 1.1k

serv

SERV - CPU سری RISC-V.
  • 1.1k
  • ISC

verilog-axi

اجزای Verilog AXI برای پیاده سازی FPGA.
  • 992
  • MIT

oh

کتابخانه Verilog برای طراحان ASIC و FPGA (توسط aolofsson).
  • 971
  • MIT

OpenROAD

برنامه یکپارچه OpenROAD که یک جریان RTL-to-GDS را پیاده سازی می کند. اسناد در https://openroad.readthedocs.io/en/latest/.
  • 910
  • BSD 3-clause "New" or "Revised"

openc910

OpenXuantie - OpenC910 Core.
  • 844
  • Apache License 2.0

uhd

مخزن سخت افزار درایور USRP™.
  • 821
  • GNU General Public License v3.0

riscv

RISC-V CPU Core (RV32IM) (توسط ultraembedded).
  • 813
  • BSD 3-clause "New" or "Revised"

vortex

  • 802
  • BSD 3-clause "New" or "Revised"

verilog-pcie

اجزای PCI Express Verilog.
  • 713
  • MIT

open-fpga-verilog-tutorial

یاد بگیرید چگونه سیستم های دیجیتال را طراحی کنید و آنها را با استفاده از ابزارهای متن باز در یک FPGA ترکیب کنید.
  • 679
  • GNU General Public License v3.0 only

apio

:seedling: اکوسیستم منبع باز برای تابلوهای FPGA باز.
  • 650
  • GNU General Public License v3.0 only

OpenFPGA

یک منبع باز FPGA IP Generator (توسط lnis-uofu).
  • 607
  • MIT

biriscv

CPU 32 بیتی Superscalar RISC-V.
  • 598
  • Apache License 2.0

microwatt

یک نرم افزار کوچک Open POWER ISA که با VHDL 2008 نوشته شده است.
  • 564
  • GNU General Public License v3.0

USB_C_Industrial_Camera_FPGA_USB3

فایل های منبع و مستندات پروژه USB C Industrial Camera، این مخزن شامل بردهای PCB، FPGA، دوربین و USB به همراه فریمور FPGA و منبع فریمور کنترل کننده USB می باشد.
  • 553

riscv_vhdl

پیاده سازی قابل حمل RISC-V System-on-Chip: RTL، دیباگر و شبیه سازها.
  • 519
  • Apache License 2.0

riscv-formal

چارچوب تأیید رسمی RISC-V.
  • 489
  • ISC

OpenTimer

یک ابزار تجزیه و تحلیل زمان بندی با کارایی بالا برای سیستم های VLSI.
  • 437
  • GNU General Public License v3.0

vroom

VRoom! CPU RISC-V (توسط MoonbaseOtago).
  • 403
  • GNU General Public License v3.0 only

CFU-Playground

پردازنده ML سریعتر می خواهید؟ خودتان آن را انجام دهید! - چارچوبی برای بازی با کدهای عملیاتی سفارشی برای تسریع TensorFlow Lite برای میکروکنترلرها (TFLM)...... آموزش آنلاین: https://google.github.io/CFU-Playground/ برای اسناد مرجع به لینک زیر مراجعه کنید..
  • 393
  • Apache License 2.0

litepcie

ردپای کوچک و هسته PCIe قابل تنظیم.
  • 385
  • GNU General Public License v3.0

basejump_stl

BaseJump STL: کتابخانه قالب استاندارد برای SystemVerilog.
  • 369
  • GNU General Public License v3.0

wb2axip

پل های اتوبوس و دیگر شانس ها و پایان ها.
  • 368

convolution_network_on_FPGA

شتاب CNN در virtex-7 FPGA با verilog HDL.
  • 345